ثانوية : خلوف محمد – مديونة
القسم : 2 تقني رياضي هندسة كهربائية

الوحدة التعلمية : .....
الدرس : .....

إشكالية: إن أهم التكنولوجيات المستعملة لإنجاز الأنظمة الآلية والتحكم فيها تنحصر في ثلاثة تكنولوجيات فقط هي:

التكنولوجيا .....، التكنولوجيا ..... والتكنولوجيا .....

والجدول التالي يوضح أهم ميزات وسلبيات هذه التكنولوجيات:

نوع التكنولوجيا	زمن الاستجابة	الاستطاعة	سهولة التشغيل	الوظائف الموجودة	التوفر	السعر	الاستطاعة المنتجة	الطاقة المستعملة
الهوائية	3ms	من 2bar إلى 8bar	الربط معقد	OU , ET, OUI, NON	قليلة	مكلف	200L/min	كهربائية = أو ~
الكهربائية	0.2s:CC من:CA إلى0.75s 60s	من1.5W إلى 2W	أقل تعقيد	OU , ET, OUI, NON	قليلة	متوسط التكلفة	مغلوق للتمرير أو مفتوح للتمرير	كهربائية = أو ~
الالكترونية	10ns	10mW	الربط سهل	OU , ET, OUI, NON, XOR	متوفرة	قليل التكلفة	بين 0.4V و 2.4V	كهربائية =

نستعمل التكنولوجيا ..... بدلا من التكنولوجيات الأخرى .....
.....
وقد كانت بداية التكنولوجيا المعتمدة في تركيب الدوال المنطقية .....

وحاليا أصبحت تستعمل تقنية ..... وقد تم إنتاجها لأول مرة بالولايات المتحدة في عام 1958.

1. **تعريف الدارة المندمجة :** عبارة عن رقاقة صغيرة من.....



تدعى .....ذات بضع المليمترات المربعة، تحتوي بداخلها على مجموعة من

..... (مقاومات، ثنائيات، مقاحل و في بعض الأحيان مكثفات)،

توضع داخل ..... تكون موصولة خارجيا بـ..... يتراوح عددها بين .....

2. **الخصائص الرئيسية للدارات المندمجة المنطقية :** نذكر منها :

1.2 / توتر التغذية : (Tension d'alimentation)

المستوى المنطقي : «.....(Low :L) 0 » و « .....(High :H) 1 » لا يُناسب توترا معينا لكن مجالا توتريا.

نسمي قيم توترات الدخول بـ :.....



V_{IH}: .....

V_{IL}: .....

نُسمّي قيم توترات الخروج بـ: .....

V_{OH}: .....

V_{OL}: .....

العائلة	التغذية Vcc	توتر الدخول		توتر الخروج	
		V_{ILmax}	V_{IHmim}	V_{OLmax}	V_{OLmim}
TTL	5V ± 5%	0.8V	2V	0.4V	2.4V
CMOS	من 3V إلى15V	0.45V	0.55V	0.05V	0.95V

ملاحظة : نرمز: - توتر التغذية بالنسبة لـ TTL هو..... و CMOS هو .....

2.2 / الاستطاعة الممتصة : (Puissance absorbée) هي الاستطاعة .....
.....

3.2 / زمن انتشار الإشارة بين المدخل و المخرج : (Temps de propagation)

هو زمن .....

إذا اعتبرنا بوابة عاكسة من عائلة TTL

فإن :

- t_1: زمن تأخير لكي نمر من المستوى المنطقي إلى .
- t_2: زمن تأخير لكي نمر من المستوى المنطقي إلى .





3. **تصنيف الدارات المندمجة :** تصنف الدارات المندمجة حسب ..... و يمكن تمييز الأنواع التالية:

- **SSI (Single Scale Integration) intégration à faible échelon:**
  تحتوي ..... (حوالي ..... في cm^2)
- **MSI (Medium Scale Integration) intégration à moyenne échelon :**
  تحتوي ....بوابة منطقية (حوالي 1000 مقحل في cm^2)
- **LSI (Large Scale Integration) intégration à grande echelon :**
  تحتوي.....بوابة منطقية (من 10^4 إلى 10^5 مقحل في cm^2)
- **VLSI (Very Large Scale Integration) intégration à très grande echelon:**
  تحوي .....بوابة منطقية (من 10^5 إلى 10^6 مقحل في cm^2)

4. **عائلات الدارات المندمجة :** توجد عدة عائلات للدارات المندمجة ، و ذلك حسب..... ، من بين العائلات الأكثر استعمالا و معروفة تجاريا:

- ..... (ransistor ransistor ogic) : **مقحل مقحل منطقي**

تعتبر أشهر العائلات المنطقية وأكثرها استعمالا وأقلها تكلفة، وتعتمد في صناعتها على تكنولوجيا المقاحل .....

- ..... (omplementary etal xyde emiconducteur) : **معدن أكسيد شبه ناقل مكمل**

تختلف العائلة ..... عن عائلة ..... من الناحية .....، حيث تعتمد في صناعتها على مقاحل من نوع: .....

5. ترميز التسمية المستعملة في الدارات المندمجة :

العائلة .....



SN Texas
MC Motor
USN Sprague
SFC Sesco Cosem

7 = 0° à 70°.
5 = -55° à 125°

العائلة .....



SCL Solid State Scientific Motorola
MC Motorola
CD ou TP Texas
CD National Semiconductor

6. مختلف التكنولوجيات للعائلات المنطقية :

1.6 / العائلة المنطقية TTL :

..... TTL Standard : 74XX

.....TTL low power 74LXX

.....TTL schottky : 74SXX

..... TTL low power schottky : 74LSXX

..... TTL fast :74FXX

..... TTL advanced schottky : 74ASXX

..... TTL advanced low power schottky : 74ALSXX

L : استهلاك ضعيف للطاقة
S : مصنوعة من مقاحل Schottky
F : سريعة
A : تكنولوجيا متقدمة

2.6 / العائلة المنطقية CMOS :

..... 40XX ، 74XXC

..... 74HC ، 74HCT ، 74AHC ، 74AHCT

..... السلسلة 74LV :

HC: Higt-Speed CMOS Logic

Higt-Speed CMOS Logic compatible TTL :HCT
Advanced Higt-Speed CMOS Logic :AHC
Advanced Higt-Speed CMOS Logic compatible TTL :AHCT
Low Voltage HCMOS Technology :LV

جدول مقارنة بين العائلة TTL و CMOS

FAMILLE	زمن الانتشار nS	الاستطاعة المستهلكة mW	التواتر MHz
TTL standard	10	10	25
TTL H	6	10	43
TTL L	35	1	3
TTL S	3	10	110
TTL LS	10	2	33
CMOS 5 V	40	100 nW	8
CMOS 10 V	20	10 nW	16

عمل تطبيقي 1 : باستعمال برنامج التقليد Multisim قم بحجز التركيب ثم راقب التشغيل (استعملنا الدارة المندمجة 7400)

للتحكم في المدخلين 1 و 2 نستعمل مبدلين
للمستوى المنطقي 1 نربط مع
للمستوى المنطقي 0 نربط مع
لمعرفة المخرج يساوي 1 أو 0 نستعمل ثنائية كهروضوئية





عمل تطبيقي 2 : على لوح التجارب نقوم بتركيب الدارة المندمجة 74HC00، ثم باستعمال وثيقة الصانع نقوم بتوصيل التركيب السابق.





الجامع و الطارح

نشاط 1 : ليكن العددين التاليين :

$A = a_4.2^3 + a_3.2^2\ a_2.2^1 + a_1.2^0$

$B = b_4.2^3 + b_3.2^2 + b_2.2^1 + b_1.2^0$

انجز التصميم الالكتروني الذي يمكننا من جمع بيتين a_2 مع b_2، لا نأخذ بعين الاعتبار الاحتفاظ من الرتبة السابقة

الحل : جدول الحقيقة : **معادلات التشغيل :**

التصميم المنطقي :

نسمي العملية السابق بـ..... : و الذي يحقق ..... لعددين A و B .....

.....

بصفة عامة :



عمل تطبيقي 3: على المقلد الرقمي ، باستعمال البوابات المنطقية المناسبة أنجز تركيب نصف طارح ثم تأكد من تشغيل التركيب حسب جدول الحقيقة.

نشاط 2 : من أجل نفس العددين السابقين :

$A = a_4.2^3 + a_3.2^2 + a_2.2^1 + a_1.2^0$

$B = b_4.2^3 + b_3.2^2 + b_2.2^1 + b_1.2^0$

انجز التصميم الالكتروني الذي يمكننا من جمع بيتين a_2 مع b_2، مع الأخذ بعين الاعتبار الاحتفاظ من الرتبة السابقة

الحل :

	r	r	r	r	r =
+		a	a	a	a
		b	b	b	b
	r	s	s	s	s

	r
+	a
	b
r	s

جدول الحقيقة : **معادلات التشغيل :**



بالطريقة الجبرية نجد:

.....

.....

.....

التصميم المنطقي :



نسمي العملية السابق بـ..... : و الذي يحقق ..... لعددين A و B .....

.....

بصفة عامة :



نشاط 3 : قم بانجاز جامع كامل انطلاقا من نصف جامع:

الحل :



نشاط 4 : من أجل نفس العددين السابقين :

$A = a_4.2^3 + a_3.2^2 + a_2.2^1 + a_1.2^0$

$B = b_4.2^3 + b_3.2^2 + b_2.2^1 + b_1.2^0$

نريد انجاز التصميم الالكتروني الذي يمكننا من جمع العددين A و B ، ماهي الطريقة التي تمكننا من ذلك ؟

الحل :



	a_4	a_3	a_2	a_1
+	b_4	b_3	b_2	b_1
=				

هناك حل تكنولوجي آخر و هو استعمال الدارة المدمجة : ..... أو .....

نشاط 5 : على لوح التجارب نريد انجاز جامع 4 Bits بالدارة المدمجة SN74LS83 ، انجز التركيب المناسب بالاعتماد على وثيقة الصانع للدارة المندجة ، تحقق من التشغيل.

INPUTS			OUTPUTS	
C_0	A	B	C_4	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1



- المدخل A : (A_0 , A_3) ، المدخل B : (B_0 , B_3)
- المجموع (A+B) : (S_0 , S_3)
- الإحتفاظ : (C_4 , C_0)

عمل منزلي : أكمل التركيب للحصول على جامع لعددين منطقيين لكل منهما 8 Bits باستعمال الدارة المندمجة 7483.



نشاط 6 : من أجل نفس العددين السابقين :

$A = a_4.2^3 + a_3.2^2 + a_2.2^1 + a_1.2^0$
$B = b_4.2^3 + b_3.2^2 + b_2.2^1 + b_1.2^0$

انجز التصميم الالكتروني الذي يمكننا من طرح b_2 من a_2:
أ/ لا نأخذ بعين الاعتبار الاستعارة من الرتبة السابقة.
ب/ نأخذ بعين الاعتبار الاستعارة من الرتبة السابقة.

الحل : أ/ لا نأخذ بعين الاعتبار الاستعارة من الرتبة السابقة.

جدول الحقيقة : **معادلات التشغيل :**

التصميم المنطقي :

نسمي العملية السابق بـ..... : و الذي يحقق ..... لعددين A و B .....

.....

بصفة عامة :



ب/ نأخذ بعين الاعتبار الاستعارة من الرتبة السابقة.

جدول الحقيقة :

معادلات التشغيل :



بالطريقة الجبرية نجد:

التصميم المنطقي :



نسمي العملية السابق بـ..... : و الذي يحقق ..... لعددين A و B .....

.....

بصفة عامة :



عمل منزلي : قم بانجاز طارح كامل انطلاقا من نصف الطارح